تنفيذ معمارية الكيان المادي LDPC لغرض النقل الصوري
Hardware Architecture Implementation of LDPC for Image Transmission
- الباحث
- زينب علي وعد عبد الرحمن
- المشرف
- ظافر عبد الفتاح عبد القادر
- الجامعة
- جامعة الموصل
- الكلية / القسم
- كلية الهندسة / هندسة الحاسوب
- الشهادة
- ماجستير
- السنة
- 2024
- لغة الرسالة
- انكليزي
- الكلمات المفتاحية
- LDPC Codes; Hardware Architecture; FPGA; Image Transmission
الملخص
يحتاج نقل الصور في أنظمة الاتصالات الحديثة إلى تشفير أخطاء سريع ومنخفض وآليات نقل حتمية. يعد الاتصال الموثوق به عبر قناة صاخبة مشكلة قديمة ولكنها لا تزال تمثل Gast للمهندسين. أحد الأنواع المهمة لترميز القنوات هو رموز فحص التكافؤ منخفض الكثافة (11050)التي تأخذ في الاعتبار رموز الكتلة الخطية (LBC), ستخدم رموز LDPC كأحد أكواد تصحيح الأخطاء الأمامية (FEC) الأكثر Le gud نظرًا لقدرتها الممتازة على تصحيح الأخطاء. الهدف من هذه الأطروحة هو تصميم معماريات LDPC في جهاز تشفير القناة في جهاز الإرسال وجهاز فك تشفير القناة المقابل في جهاز الاستقبال لنقل الصور. تدمج الدراسة خوارزمية التشفير الفعال لرموز LDPC لجهاز التشفير وخوارزمية Bit Flipping jealCodes LDPC فك التشفيرء HLS 1717200هي الأداة المستخدمة في هذا العمل وتقنية HLS Loop Unrolling الأمثل المستخدمة لتوجيه المركب لتنفيذ aud معين من التعليمات البرمجية بالطريقة المطلوبة، يمكن للمصمم تحسين التطبيق بسرعة وسهولة، ونتيجة لذلك. يتم التحسين مباشرة على التعليمات البرمجية المصدر. بالإضافة إلى cll يقترح تطبيق تقنيات التحسين مثل فتح الحلقة على كل تصميم. يتم إنشاء جميع البنى باستخدام التوليف عالي المستوى (HLS) ولغة البرمجة .تتم محاكاة © الكود القابل للتوليف باستخدام Vivado ،Design Suite Package 3 ويتم استخدام مجموعة 2700-7000 ، 720702 Evaluation Board جزء 2072020015484-1 ، لتنفيذ البنى المصممة. مما Gal إلى تحسن في القياسات التي تم الحصول عليهاء Lay في ذلك زيادة في سرعة التنفيذ، وتقليل زمن الوصولء وتحسين الإنتاجية وتحسين معلمات الأجهزة بشكل عام عند تطبيق الخوارزميات على حجمين من الصورة. Gadi تقليل الموارد ‘Luck-up Table ، (filp-flopcie Al registers ،multiplexer ‘BRAM عندما يكون aaa الصورة 16*16، يكون التقليب لخوارزمية التشفير الفعال لأكواد LDPC باستخدام توجيه Loop unrolling حيث يكون 232، و623 “LUT وبدون استخدامه FF يكون 440، و 1573 LUT يكون FF لحجم الصورة 256*256 عند استخدام توجيه Loop unrolling أيضًا حيث Os 254 و11[1-682، فبدونه FF يكون 438 و '1[],رآ[يكون 1462، وعندما يكون حجم الصورة 6 فإن الإنتاجية ل BF الخوارزمية باستخدام توجيه Loop unrolling حيث تبلغ 5.15 ميكابت في الثانية وبدون استخدامها تكون الإنتاجية 1.29 ميكابت في الثانية. الإنتاجية لحجم الصورة 256*256 عند استخدام توجيه Loop unrolling أيضًا حيث تكون 15.8 ميجابت في الثانية، ومن دونها تكون الإنتاجية 1.29 ميجابت في الثانية. إهداء الى روح والدي صاحب الفضل العظيم الى امي اطال الله في عمرها لولاكما و رضاكما و دعائكما و تشجيعكما و صبركما وتعبكما لما وصلت لما انا فيه الان الى اخوتي واخواتي الذين تحلو الحياة برفقتهم الى زوجي ورفيق دربي إلى مشرفي الدكتور ظافر عبد الفتاح الذي كان له الفضل بتوجيهي و مدي بالمعلومات طوال فترة دراستي الى كل من أضاء لي طريق العلم والمعرفة من الأساتذة الأفاضل في قسم هندسة الحاسوب زينب علي وعد
Abstract
Image transmission in modern communication systems needs fast and low error coding and imperative transmission mechanisms. For engineers, dependable communication over a noisy channel is a long- standing but difficult problem. One of the important types of channel coding is Low-Density Parity-Check (LDPC) codes which consider Linear Block Codes (LBC). Due to their superior error-correcting ability, LDPC codes are among the most widely used Forward Error Correction (FEC) codes. The purpose of this thesis is to create transmitter channel encoder LDPC architectures, and the corresponding channel decoder in the receiver for image transmission. The study integrates the Effective Encoding of LDPC Codes algorithm for the encoder and the Bit flipping LDPC Codes algorithm for the decoder, Vivado HLS is the tool utilized in this work, The HLS loop unrolling optimizing technique used to give the synthesizer instructions on how to implement a particular code section, the designer can quickly and easily optimize the application, as a result, optimization is done directly on the source code. Additionally, it suggests applying optimization techniques like loop unrolling to every design. C programming language and High_level Synthesis (HLS) are used to create all architectures. Using Vivado Design Suite Package 3, the synthesizable code is simulated, and the Zynq-7000, ZC702 Evaluation Board part xc7z020clg484-1 kit, is utilized to implement the intended architectures. which, when applying algorithms to two different image sizes, improved the measurements obtained, including the speed of implementation, the reduction of latency, the improvement of throughput, and the general improvement of hardware parameters. We note reduce of resources such as (filp-flop, Luck-up Table, BRAM, multiplexer, and register). So, when the image size is 16*16, the flip- flop for the Effective Encoding of LDPC Codes algorithm with using Loop unrolling directive where it is 232, and LUT is 623, and without using it FF is 440, and LUT is 1573. The FF for image size 256*256 if the Loop unrolling directive is also used, where it is 254, and LUT=682, then without it FF is 438 and LUT is 1462, and when the image size is 16*16, the BF algorithm's throughput is 5.15 Mbps when the Loop Unrolling Directive is used, and 1.29 Mbps when it isn't. The Throughput for image size 256*256 when also when utilizing the Loop Unrolling Directive 15.8 Mbps, then Absent it Throughput is 1.29 Mbps.
طلب نسخة من الملف
الملفات غير منشورة على الموقع. اترك بياناتك وسيتواصل معك موظفو قسم الشؤون الثقافية والفنون لإرسال النسخة مجاناً.